(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-326755

(43)公開日 平成7年(1995)12月12日


(51) Int.Cl. ⁶ H O 1 L 29/78	識別記号	庁内整理番号 9055-4M 9055-4M 9055-4M 9055-4M	F I 技術表示箇所					
			H01L 審查請求	29/ 78	653	Α		
				未請求	652 L			
					652 T			
					656	G		
					請求項の数9	OL	(全 10 頁)	
(21)出願番号	特願平7-72026	寺願平7-72026 (71) 出願人 000004260		60				
, , , , , , , , , , , , , , , , , , , ,				日本電影	支株式会社			
(22)出顧日	平成7年(1995)3月29日			愛知県刈谷市昭和町1丁目1番地				
			(71) 出願人	0000036	09			
(31)優先権主張番号	特願平6-68790		株式会社豊田中央研究所					
(32)優先日	平6(1994)4月6		受知県	是知郡長久手町	大字長海	8字横道41番		
(33)優先権主張国	日本(JP)			地の1				
			(72)発明者					
					切谷市昭和町1	丁目 1 7	幹地 日本電	
				装 株	式会社内			
			(74)代理人	弁理士	恩田 博宣			
						1	最終頁に続く	

(54) 【発明の名称】 半導体装置及びその製造方法

(57)【要約】

【目的】 トレンチの内部で酸化膜厚さが異なる半導体 装置においてその製造が容易な半導体装置及びその製造 方法を提供することにある。

【構成】 n・型単結晶SiC基板1は六方晶系SiC (0001)カーボン面を表面とし、基板1上にn型エピタキシャル層2とp型エピタキシャル層3が順次積層されている。p型エピタキシャル層3内にn・ソース領域5が形成され、トレンチ6は、ソース領域5とエピタキシャル層3を貫通し半導体基板14に達し、側面がエピタキシャル層3の表面に垂直に、底面がエピタキシャル層3の表面に垂直に、底面がエピタキシャル層3の表面に平行となっている。ゲート熱酸化膜7はトレンチ6の側面での膜厚に比ベトレンチ6の底面での膜厚の方が厚い。トレンチ6内における熱酸化膜7の内側にゲート電極層8が、エピタキシャル層3およびソース領域5上にソース電極層10が、半導体基板14の裏面側にドレイン電極層11が形成されている。



10

1

【特許請求の範囲】

【請求項1】 表面の面方位が(0001)カーボン面 である六方晶系の単結晶炭化珪素と、

前記単結晶炭化珪素に形成され、側部および底部を有するトレンチと、

前記トレンチの側部および底部に形成され、かつトレン チの側部での膜厚に比ベトレンチの底部での膜厚の方が 厚い熱酸化膜とを備えたことを特徴とする半導体装置。

[請求項2] 第1導電型の低抵抗層と当該低抵抗層上 に形成された第1導電型の高抵抗層の二層にて構成さ れ、かつ前記高抵抗層の表面の面方位が(0001)カ ーボン面である六方晶系の単結晶炭化珪素よりなる半導 体基板と、

前記半導体基板の表面上に形成され、表面の面方位が (0001)カーボン面である六方晶系の単結晶炭化珪 素よりなる第2導電型の半導体層と、

前記半導体層内の所定領域に形成された第1導電型の半 導体領域と、

前記半導体領域と半導体層を貫通し前記半導体基板に達 し、側部および底部を有するトレンチと、

前記トレンチの側部および底部に形成され、かつトレン チの側部での膜厚に比ベトレンチの底部での膜厚の方が 厚いゲート絶縁膜としてのゲート熱酸化膜と、

前記トレンチ内における前記ゲート熱酸化膜の内側に形成されたゲート電極層と、

少なくとも前記半導体領域表面に形成された第 l の電極 層と、

前記半導体基板の裏面側に形成された第2の電極層とを 備えたことを特徴とする半導体装置。

【請求項3】 前記単結晶炭化珪素の表面と前記トレンチの側部とは45°~90°の角度をなす請求項1に記載の半導体装置。

【請求項4】 前記半導体層の表面と前記トレンチの側部とは45°~90°の角度をなす請求項2に記載の半導体装置。

【請求項5】 前記トレンチの底部は前記単結晶炭化珪 素の表面に平行である請求項1に記載の半導体装置。

【請求項6】 前記トレンチの底部は前記半導体層の表面に平行である請求項2 に記載の半導体装置。

【請求項7】 前記トレンチの側部での熱酸化膜の膜厚 40 「1」に対し底部での熱酸化膜の膜厚が「2」以上の比 率である請求項1または2に記載の半導体装置。

【請求項8】 前記トレンチの側部での熱酸化膜の膜厚は10~100nmである請求項1または2に記載の半導体装置。

【請求項9】 六方晶系の単結品炭化珪素よりなる第1 導電型の低抵抗層の上に、六方晶系の単結晶炭化珪素よ りなる第1 導電型の高抵抗層を積層して当該高抵抗層の 表面の面方位が(0001)カーボン面である半導体基 板を形成する第1工程と、 前記半導体基板の表面上に、表面の面方位が(000 1)カーボン面である六方晶系の単結晶炭化珪素よりなる第2導電型の半導体層を形成するとともに、この半導体層内の所定領域に第1導電型の半導体領域を形成する第2工程と、

前記半導体領域と半導体層を貫通し前記半導体基板に達 し、側部および底部を有するトレンチを形成する第3工 程と、

前記トレンチの内壁を熱酸化するととによりトレンチの 側部での膜厚に比ベトレンチの底部での膜厚の方が厚い ゲート絶縁膜としてのゲート熱酸化膜を形成する第4工 程と、

前記トレンチ内における前記ゲート熱酸化膜の内側にゲート電極層を、前記半導体層表面および半導体領域表面に第1の電極層を、前記半導体基板の裏面側に第2の電極層を、それぞれ形成する第5工程とを備えたことを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】との発明は半導体装置、例えば、 絶縁ゲート型電界効果トランジスタ、とりわけ大電力用 の縦型MOSFETに関する。

[0002]

【従来の技術】近年、電力用トランジスタとしてシリコ ン単結晶材料を使用して作製される縦型パワーMOSF ETが多用されている。電力用トランジスタの損失を低 減するためにはオン抵抗の低減が必要であり、効果的に オン抵抗低減が可能な素子構造として図12に示すトレ ンチゲート型パワーMOSFET(例えば、特開昭59 -8374号公報)が提案されている。トレンチゲート 型パワーMOSFETはn型半導体基板20上にn型エ ビタキシャル層21が形成され、n型エピタキシャル層 21上にp型拡散層22が形成され、さらに、p型拡散 層22の所定領域にn型拡散層23が形成されている。 又、n型拡散層23とp型拡散層22を貫通してn型エ ピタキシャル層21に達するトレンチ24が形成され、 トレンチ24内にはゲート酸化膜層25を介してポリシ リコン層26が充填されている。ポリシリコン層26の 上面には酸化膜層27が形成され、酸化膜層27上を含 むn型拡散層23上にはアルミ層28が形成されてい

【0003】CCで、トレンチゲート部はトレンチ24の形成後、熱酸化によりトレンチ24の内面を酸化してゲート酸化膜層25を側部と底部に形成し、その後ゲート電極(ポリシリコン層26)を形成してトレンチゲートの基本構造を完成する。前記トレンチ24の表面を酸化する工程において、ゲート関電圧を低く設定するためにトレンチ24の側部の酸化膜の厚さを薄く(例えば50nm)する必要がある。酸化速度の面方向依存性が少ないシリコンにおいては、トレンチ24の側部と同時に

2

3

形成されたトレンチ24の底部の酸化膜の厚さもトレンチ24の側部と同等に薄くなる。従って、低電位のゲート電極と高電位のドレイン層に挟まれたトレンチ24の底部の薄い酸化膜は絶縁破壊を起こし易く、高耐圧のトレンチゲート型パワーMOSFETを作製することが困難であった。

【0004】この問題を解決する公知技術が、例えば特 開平2-102579号公報にて開示されている。との 方法は、複数回の酸化膜を形成する工程とトレンチ側面 に耐酸化性マスクを形成する工程を含む工程により、酸 化膜の厚さをトレンチ側面では薄く、底面では厚くして 低いゲート閾電圧と高い耐圧を両立したトレンチゲート 型パワーMOSFETを作製するものである。この方法 の工程を図13~図21を参照して、詳細に説明する。 【0005】まず、図13に示すように、低抵抗のn* 型半導体基板30上に、n型エピタキシャル層31を形 成し、このn型エピタキシャル層31上に、p型拡散層 32を形成する。その後、熱酸化法により p型拡散層3 2上に、第1酸化膜層33を形成する。次に、図14に 示すように、ホトリソグラフィーにより第1酸化膜層3 3をバターニングして一定幅を除去した後、第1酸化膜 層33をマスクとして、反応性イオンエッチング(RI E) 法により、p型拡散層32を貫通しn型エピタキシ ャル層31に達するトレンチ34を形成する。

[0006]続いて、図15に示すように、第1酸化膜層33を除去後、熱酸化法によりp型拡散層32の上面及びトレンチ34の内面に、第2酸化膜層35を形成する。更に、第2酸化膜層35上に、窒化シリコン層36と第3酸化膜層37とを順次形成する。

【0007】その後、図16に示すように、RIE法に 30 より第3酸化膜層37、窒化シリコン層36及び第2酸 化膜層35を順次異方性エッチングし、トレンチ34の 側壁部に第2酸化膜層35、窒化シリコン層36及び第 3酸化膜層37をサイドウォールとして残し、その他の 部分を全て除去する。

【0008】そして、図17に示すように、加熱リン酸によりトレンチ34の底部のコーナー部34aの窒化シリコン層36をエッチング除去する。続いて、図18に示すように、フッ酸により第3酸化膜層37を除去した後、熱酸化法により第4酸化膜層38を、窒化シリコン 40層36の配置部分を除くトレンチ34の内面及びp型拡散層32上に形成する。

【0009】その後、図19に示すように、加熱リン酸により窒化シリコン層36を除去した後、との部分に熱酸化法によりゲート酸化膜層39を形成する。続いて、図20に示すように、トレンチ34内を、第1及び第2ポリシリコン層40、41により順次埋め戻す。

[0010] しかる後、図21に示すように、p型拡散 層32上の第4酸化膜層38をエッチング除去した後、 p型拡散層32内に、低抵抗のn・型拡散層42を形成 50

する。その後、第1及び第2ポリシリコン層40、41 上に、熱酸化法により第5酸化膜層43を形成し、この 第5酸化膜層43及びn・型拡散層42上に、アルミ層 44を形成し、縦型MOSFETを完成する。

【0011】かくして、n・型半導体基板30上に、順次積層形成されたp型拡散層32及びn・型拡散層42に貫通するトレンチ34が設けられ、このトレンチ34におけるp型拡散層32の側面部に、薄いゲート酸化膜層39が形成されるとともに、トレンチ34のコーナー部34aを含むその他の部分に、厚い第4酸化膜層38が形成され、更には、トレンチ34内部に、ポリシリコン層40、41が埋設され、最上層にアルミ層44が堆積形成された縦型MOSFETが得られる。

【0012】以上説明した従来の方法により、トレンチ34の底部コーナー部を除く側面部の絶縁膜層を薄く形成するとともに、トレンチ34のコーナー部を含む底面部の絶縁膜層を厚く形成したので、関電圧が低くでき、しかも耐圧劣化が防止でき高耐圧化を可能にしていた。【0013】

【発明が解決しようとする課題】しかし、関電圧が低く、耐圧が高いトレンチゲート型パワーMOSFETを上述した従来方法により作製しようとすると、半導体材料にシリコンを使用し、トレンチ34の内部に形成する絶縁膜層の厚さを側部では薄く、底部では厚くするために、複数回の酸化工程と耐酸化性膜の形成を含む複雑な作製工程を必要とした。このため、製造コストが高く、製造歩留りが低いという問題点があった。

【0014】そこで、この発明の目的は、トレンチの内部で酸化膜厚さが異なる半導体装置においてその製造が容易な半導体装置及びその製造方法を提供することにある。

[0015]

【課題を解決するための手段】請求項1に記載の発明は、表面の面方位が(0001)カーボン面である六方晶系の単結晶炭化珪素と、前記単結晶炭化珪素に形成され、側部および底部を有するトレンチと、前記トレンチの側部および底部に形成され、かつトレンチの側部での順厚に比べトレンチの底部での膜厚の方が厚い熱酸化膜とを備えた半導体装置をその要旨とする。

【0016】請求項2に記載の発明は、第1導電型の低抵抗層と当該低抵抗層上に形成された第1導電型の高抵抗層の二層にて構成され、かつ前記高抵抗層の表面の面方位が(0001)カーボン面である六方晶系の単結晶炭化珪素よりなる半導体基板と、前記半導体基板の表面上に形成され、表面の面方位が(0001)カーボン面である六方晶系の単結晶炭化珪素よりなる第2導電型の半導体層と、前記半導体層内の所定領域に形成された第1導電型の半導体領域と、前記半導体領域と半導体層を貫通し前記半導体基板に達し、側部および底部を有するトレンチと、前記トレンチの側部および底部に形成さ

れ、かつトレンチの側部での膜厚に比べトレンチの底部 での膜厚の方が厚いゲート絶縁膜としてのゲート熱酸化 膜と、前記トレンチ内における前記ゲート熱酸化膜の内 側に形成されたゲート電極層と、少なくとも前記半導体 領域表面に形成された第1の電極層と、前記半導体基板 の裏面側に形成された第2の電極層とを備えた半導体装 置をその要旨とする。

【0017】請求項3に記載の発明は、請求項1に記載 の発明における前記単結晶炭化珪素の表面と前記トレン チの側部とは45°~90°の角度をなす半導体装置を 10 その要旨とする。

【0018】請求項4に記載の発明は、請求項2に記載 の発明における前記半導体層の表面と前記トレンチの側 部とは45°~90°の角度をなす半導体装置をその要 旨とする。

【0019】請求項5に記載の発明は、請求項1に記載 の発明における前記トレンチの底部は前記単結晶炭化珪 素の表面に平行である半導体装置をその要旨とする。請 求項6に記載の発明は、請求項2に記載の発明における 前記トレンチの底部は前記半導体層の表面に平行である 半導体装置をその要旨とする。

【0020】請求項7に記載の発明は、請求項1または 2 に記載の発明における前記トレンチの側部での熱酸化 膜の膜厚「1」に対し底部での熱酸化膜の膜厚が「2」 以上の比率である半導体装置をその要旨とする。

【0021】請求項8に記載の発明は、請求項1または 2 に記載の発明における前記トレンチの側部での熱酸化 膜の膜厚は10~100mmである半導体装置をその要 旨とする。

【0022】請求項9に記載の発明は、六方晶系の単結 30 晶炭化珪素よりなる第1導電型の低抵抗層の上に、六方 晶系の単結晶炭化珪素よりなる第1導電型の高抵抗層を 積層して当該高抵抗層の表面の面方位が(0001)カ ーボン面である半導体基板を形成する第1工程と、前記 半導体基板の表面上に、表面の面方位が(0001)カ ーボン面である六方晶系の単結晶炭化珪素よりなる第2 導電型の半導体層を形成するとともに、この半導体層内 の所定領域に第1導電型の半導体領域を形成する第2工 程と、前記半導体領域と半導体層を貫通し前記半導体基 板に達し、側部および底部を有するトレンチを形成する 40 第3工程と、前記トレンチの内壁を熱酸化するととによ りトレンチの側部での膜厚に比べトレンチの底部での膜 厚の方が厚いゲート絶縁膜としてのゲート熱酸化膜を形 成する第4工程と、前記トレンチ内における前記ゲート 熱酸化膜の内側にゲート電極層を、前記半導体層表面お よび半導体領域表面に第1の電極層を、前記半導体基板 の裏面側に第2の電極層を、それぞれ形成する第5工程 とを備えた半導体装置の製造方法をその要旨とする。

[0023]

速度が速い六方晶系単結晶炭化珪素の(0001)カー ボン面をトレンチの底部とし、この(0001)カーボ ン面に対して酸化速度が遅い面をトレンチの側部とした ので一度の熱酸化工程によりトレンチの側部と底部で厚 さが異なる熱酸化膜を形成できる。

【0024】請求項2に記載の発明によれば、トレンチ 側部での第2導電型の半導体層の表面がチャネルとなっ て、ソース・ドレイン間に電流が流れる。この際、ゲー ト絶縁膜としてのゲート熱酸化膜はトレンチの側部での 膜厚に比ベトレンチの底部での膜厚の方が厚くなってい るので、國電圧が低く、かつゲート・ドレイン間の耐圧 が髙くなる。

【0025】又、酸化速度が速い六方晶系単結晶炭化珪 素の(0001)カーボン面をトレンチの底部とし、と の(0001)カーボン面に対して酸化速度が遅い面を トレンチの側部としたので一度の熱酸化工程によりトレ ンチの側部と底部で厚さが異なるゲート熱酸化膜を形成 できる。

【0026】請求項3に記載の発明によれば、請求項1 に記載の発明の作用に加え、単結晶炭化珪素の表面とト レンチの側部とは45°~90°の角度をなしているの で、トレンチの側部と底部で厚さが大きく異なる熱酸化 膜を形成できる。

【0027】請求項4に記載の発明によれば、請求項2 に記載の発明の作用に加え、半導体層の表面とトレンチ の側部とは45°~90°の角度をなしているので、ト レンチの側部と底部で厚さが大きく異なる熱酸化膜を形 成できる。

【0028】請求項5に記載の発明によれば、請求項1 に記載の発明の作用に加え、トレンチの底部は単結晶炭 化珪素の表面に平行であるので、トレンチの側部と底部 で厚さが大きく異なる熱酸化膜を形成できる。

【0029】請求項6に記載の発明によれば、請求項2 に記載の発明の作用に加え、トレンチの底部は半導体層 の表面に平行であるので、トレンチの側部と底部で厚さ が大きく異なる熱酸化膜を形成できる。

【0030】請求項9に記載の発明によれば、第1工程 により、六方晶系の単結晶炭化珪素よりなる第1導電型 の低抵抗層の上に、六方晶系の単結晶炭化珪素よりなる 第1導電型の高抵抗層を積層して当該高抵抗層の表面の 面方位が(0001)カーボン面である半導体基板が形 成される。そして、第2工程により、半導体基板の表面 上に、表面の面方位が(0001)カーボン面である六 方晶系の単結晶炭化珪素よりなる第2導電型の半導体層 が形成されるとともに、この半導体層内の所定領域に第] 導電型の半導体領域が形成される。さらに、第3工程 により、半導体領域と半導体層を貫通し半導体基板に達 し、側部および底部を有するトレンチが形成される。引 き続き、第4工程により、トレンチの内壁を熱酸化する 【作用】請求項 1 、7 、8 に記載の発明によれば、酸化 50 ととによりトレンチの側部での膜厚に比べトレンチの底 部での膜厚の方が厚いゲート絶縁膜としてのゲート熱酸 化膜が形成される。そして、第5工程により、トレンチ 内におけるゲート熱酸化膜の内側にゲート電極層が、半 導体層表面および半導体領域表面に第1の電極層が、半 導体基板の裏面側に第2の電極層が、それぞれ形成され ス

[0031] その結果、請求項2に記載の半導体装置が 製造される。

[0032]

【実施例】以下、この発明を具体化した一実施例を図面 10 に従って説明する。図1に本実施例のトレンチゲート型パワーMOSFET(縦型パワーMOSFET)の断面図を示す。

【0033】低抵抗層としてのn・型単結晶SiC基板1は、六方晶系SiC(0001)カーボン面を表面とし、かつ低抵抗でキャリア密度が5×10¹⁶ cm⁻³程度である。このn・型単結晶SiC基板1上に、高抵抗層としてのn型エピタキシャル層2と半導体層としてのp型エピタキシャル層3が順次積層されている。n型エピタキシャル層2は、キャリア密度が1×10¹⁶ cm⁻³程でででですが10μm程度となっている。又、p型エピタキシャル層3は、キャリア密度が1×10¹⁷ cm⁻³程度で厚さが2μm程度となっており、該p型エピタキシャル層3の表面4が素子表面となっている。

【0034】本実施例では、n・型単結晶SiC基板1とn型エピタキシャル層2とから半導体基板14が構成されている。p型エピタキシャル層3の表面4における所定領域には、半導体領域としてのn・ソース領域5が形成され、n・ソース領域5はキャリア濃度が1×10 パースでで接合深さが0.5μm程度となっている。又、p型エピタキシャル層3の表面4の所定位置にトレンチ6が形成されている。このトレンチ6は、n・ソース領域5とp型エピタキシャル層3を貫通しn型エピタキシャル層2に達し、p型エピタキシャル層3の表面に平行な底面(底部)6bを有する。

【0035】トレンチ6の内部には、ゲート絶縁膜としてのゲート熱酸化膜7を介してゲート電極層8が配置されている。ととで、ゲート熱酸化膜7は1100℃で5時間程度の一度の熱酸化工程により形成され、トレンチ 406の側面6aに位置する厚さが50nm程度の薄いゲート熱酸化膜7aと、トレンチ6の底面6bに位置する厚さが300nm程度の厚いゲート熱酸化膜7bからなる。さらに、ゲート熱酸化膜7はn゚ソース領域5上にも形成され、この領域におけるゲート熱酸化膜7cも厚さが300nm程度に厚くなっている。

【0036】又、ゲート電極層 8 は、ゲート熱酸化膜 7 に接しリンをドープした第1のポリシリコン層 8 a と第2のポリシリコン層 8 b からなる。ゲート電極層 8 上には、厚さが 1 μ m 程度の層間絶縁膜 9 が配置されてい

る。さらに、層間絶縁膜9上を含めたn・ソース領域5の表面およびp型エピタキシャル層3の表面には、第1の電極層としてのソース電極層10が配置され、このソース電極層10はn・ソース領域5とp型エピタキシャル層3に共に接している。n・型単結晶SiC基板1の裏面には、同基板1に接する第2の電極層としてのドレイン電極層11が設けられている。

【0037】とのトレンチゲート型パワーMOSFET によれば、トレンチ6の側面6aのゲート熱酸化膜7a は薄いために関電圧を低くでき(例えば2V)、しかもトレンチ6の底面6bのゲート熱酸化膜7bは厚いためにゲート・ドレイン間の耐圧を高く(例えば500V以上)できる。

【0038】とのトレンチゲート型パワーMOSFETの製造工程を、図2~6を用いて、詳細に説明する。まず、図2に示すように、表面の面方位が(0001)カーボン面である低抵抗の n^* 型単結晶SiC基板1を用意する。そして、その n^* 型単結晶SiC基板1の表面に、キャリア密度が 1×10^{16} c m^{-3} 程度で厚さが10 μ m程度のn型エピタキシャル層2と、キャリア密度が 1×10^{17} c m^{-3} 程度で厚さが2 μ m程度のp型エピタキシャル層3を順次積層する。

【0039】とのようにして、n・型単結晶SiC基板1とn型エピタキシャル層2とからなる半導体基板14を形成する。続いて、図3に示すように、p型エピタキシャル層3に対しマスク材12を用いてイオン注入法により表面のキャリア濃度が1×10¹⁹cm⁻¹程度で接合深さが0.5μm程度のn・ソース領域5を形成する。【0040】次に、図4に示すように、マスク材13を用いて反応性イオンエッチング(RIE)法により、n・ソース領域5とp型エピタキシャル層3を貫通しn型エピタキシャル層2に達するトレンチ6を形成する。このトレンチ6は、p型エピタキシャル層3の表面に垂直な側面(側部)6aおよびp型エピタキシャル層3の表

【0041】続いて、図5に示すように、マスク材13を除去した後、熱酸化法によりゲート熱酸化膜7を1100℃で5時間程度の一度の熱酸化工程により形成する、この熱酸化によりトレンチ6の側面6aに位置する厚さが50nm程度の薄いゲート熱酸化膜7aと、トレンチ6の底面6bに位置する厚さが300nm程度の厚いゲート熱酸化膜7bが形成される。さらに、n゚ソース領域5上には厚さが300nm程度の厚いゲート熱酸化膜7cが形成される。

面に平行な底面(底部)6bを有する。

【0042】続いて、図6に示すように、トレンチ6内を、第1及び第2ポリシリコン層8a、8bにより順次埋め戻す。しかる後、図1に示すように、第1及び第2ポリシリコン層8a、8b上を含めたゲート熱酸化膜7上に、CVD法により層間絶縁層9を形成し、ソースコンタクト予定位置のn・ソース領域5とp型エピタキシ

化膜7を形成できる。即ち、ゲート酸化膜の膜厚分布を一度の熱酸化工程により達成することができる。その結果、製造コストを低くできるとともに製造歩留りを向上させることができる。

10

ャル層3の表面上にあるゲート熱酸化膜7と層間絶縁層9を除去する。その後、n・ソース領域5とp型エピタキシャル層3及び層間絶縁層9上にソース電極層10を形成するとともに、n・型単結晶SiC基板1の裏面にドレイン電極層11を形成し、トレンチゲート型SiCパワーMOSFETを完成する。

【0045】又、六方晶系の単結晶炭化珪素よりなるn ・型単結晶SiC基板1(第1導電型の低抵抗層)の上 に、六方晶系の単結晶炭化珪素よりなるn型エピタキシ ャル層2 (第1導電型の高抵抗層)を積層してn型エビ タキシャル層2の表面の面方位が(0001)カーボン 面である半導体基板14を形成し(第1工程)、半導体 基板14の表面上に、表面の面方位が(0001)カー ボン面である六方晶系の単結晶炭化珪素よりなるp型エ ビタキシャル層3(第2導電型の半導体層)を形成する とともに、この p型エピタキシャル層 3 内の所定領域に n, ソース領域5 (第1導電型の半導体領域)を形成し (第2工程)、n · ソース領域5とp型エピタキシャル 層3を貫通し半導体基板14に達し、かつp型エピタキ シャル層3の表面に垂直な側面6aおよびp型エピタキ シャル層3の表面に平行な底面6 bを有するトレンチ6 を形成し(第3工程)、トレンチ6の内壁を熱酸化する ことによりトレンチ6の側面6 a での膜厚に比ベトレン チ6の底面6bでの膜厚の方が厚いゲート絶縁膜として のゲート熱酸化膜7を形成し(第4工程)、トレンチ6 内におけるゲート熱酸化膜7の内側にゲート電極層8 を、p型エピタキシャル層3表面およびn゚ソース領域 5表面にソース電極層10(第1の電極層)を、半導体 基板14の裏面側にドレイン電極層11(第2の電極 層)を、それぞれ形成した(第5工程)。

【0043】 このように本実施例のトレンチゲート型パ ワーMOSFETでは、n・型単結晶SiC基板1(第 1導電型の低抵抗層)とn・型単結晶SiC基板1上に 形成された n型エピタキシャル層 2 (第1導電型の高抵 10 抗層)の二層にて構成され、かつn型エピタキシャル層 2の表面の面方位が(0001)カーボン面である六方 晶系の単結晶炭化珪素よりなる半導体基板14と、半導 体基板14の表面上に形成され、表面の面方位が(00 01)カーボン面である六方晶系の単結晶炭化珪素より なるp型エピタキシャル層3 (第2導電型の半導体層) と、p型エピタキシャル層3内の所定領域に形成された n* ソース領域5 (第1導電型の半導体領域)と、n* ソース領域5と p型エピタキシャル層3を貫通し半導体 基板14に達し、p型エピタキシャル層3の表面に垂直 20 な側面(側部) 6 a および p 型エピタキシャル層 3 の表 面に平行な底面(底部)6bを有するトレンチ6と、ト レンチ6の側面6aおよび底面6bに形成され、かつト レンチ6の側面6aでの膜厚に比べトレンチ6の底面6 bでの膜厚の方が厚いゲート絶縁膜としてのゲート熱酸 化膜7と、トレンチ6内におけるゲート熱酸化膜7の内 側に形成されたゲート電極層8と、p型エピタキシャル 層3表面およびn゚ソース領域5表面に形成されたソー ス電極層10(第1の電極層)と、半導体基板14の裏 面側に形成されたドレイン電極層11 (第2の電極層) とを備えている。

【0046】その結果、上述したトレンチゲート型パワーMOSFETが製造される。尚、この発明は上記実施例に限定されるものではなく、例えば、nチャネル型のみについて説明したが、半導体型のnとpを入れ換えたpチャネル型においても同じ効果が得られることは言うまでもない。また、トレンチにおける熱酸化膜の膜厚も、実施例中で用いた膜厚(側面を50nm程度、底面を300nm程度)に限定されるものではなく、トレンチ側部の膜厚よりもトレンチ底部の膜厚の方が厚い構成であればどのような構成でも良い。

【0044】よって、トレンチ6の側面6aでのp型エ ビタキシャル層3の表面がチャネルとなって、ソース・ ドレイン間に電流が流れる。との際、ゲート絶縁膜とし てのゲート熱酸化膜7はトレンチ6の側面6 a での膜厚 に比ベトレンチ6の底面6 bでの膜厚の方が厚くなって いるので、閾電圧が低く、かつゲート・ドレイン間の耐 圧が高くなる。つまり、トレンチ6の側面6 aのゲート 熱酸化膜7aは薄いために閾電圧を低くでき (例えば2 V)、しかもトレンチ6の底面6bのゲート熱酸化膜7 bは厚いためにゲート・ドレイン間の耐圧を高く(例え は500 V以上)できるとともに寄生容量が低減でき高 速動作が可能になる。又、素子表面の酸化膜7cが厚い ため、ソース・ゲート間の耐圧が向上する。さらに、ト レンチ構造を採用しているのでオン抵抗を低くできる。 又、酸化速度が速い六方晶系単結晶炭化珪素の(000 1)カーボン面をトレンチ6の底面6 b とし、この(0 001) カーボン面に垂直で酸化速度が遅い面をトレン チ6の側面6aとしたので一度の熱酸化工程によりトレ ンチ6の側面6aと底面6bで厚さが大きく異なる熱酸 50

【0047】また、トレンチ6の側面(側部)6aは (0001)カーボン面に垂直である必要はなく、図7 や図8のように、斜状となっていてもよい。又、トレンチ6の底面(底部)6bも(0001)カーボン面に平行である必要はなく、例えば、図8や図9のように、丸みを持った底部としてもよい。

【0048】図10には、トレンチ6の側面(側部)6 aと(0001)カーボン面とでなす角度 θ を変えた場合における酸化膜の膜厚T oxを測定した結果の一例を示す。つまり、図11で示したように、(0001)カーボン面とでなす角度 θ を有する側面での酸化膜の厚さを調べたものである。この図10により、側面の角度 θ は

 $45^{\circ}\sim 90^{\circ}$ とすることが望ましく、さらに詳しくは、側面の角度 θ を $60^{\circ}\sim 90^{\circ}$ とすることがさらに好ましいことが分かる。即ち、(0001)カーボン面には約310n mの膜厚の酸化膜が形成されるのに対し、角度 $\theta=45\sim 90^{\circ}$ とすることにより側面の酸化膜の膜厚を 100n m以下に薄くでき、(0001)カーボン面での膜厚と側面での膜厚の差を大きくとることができる。さらに、角度 $\theta=60\sim 90^{\circ}$ とすることにより側面の酸化膜の膜厚を 70n m程度に薄くでき、

(0001)カーボン面での膜厚と側面での膜厚の差を 10 更に大きくとることができる。

【0049】さらに、トレンチ6の側面6 a と (0001) カーボン面とでなす角度 θ を調整することにより、トレンチ6の側面6 a での熱酸化膜の膜厚「1」に対して底面6 b での熱酸化膜の膜厚が「2」以上となる比率にするようにしてもよい((底面6 b での熱酸化膜の膜厚/側面6 a での熱酸化膜の膜厚) \geq 2)。

【0050】又、トレンチ6の側面(側部)6aでの熱酸化膜の膜厚は10~100nmとするのが好ましい。又、ソース電極層10は、n・ソース領域5とp型エピ 20 タキシャル層3の両方に接する必要はなく、少なくともn・ソース領域5上に形成されればよい。

[0051]

【発明の効果】以上詳述したように 請求項1,7,8 に記載の発明によれば、製造が容易で、トレンチの内部で酸化膜厚さが異なる半導体装置を提供できる。

[0052]請求項2,9に記載の発明によれば、請求項1に記載の発明の効果に加え、関電圧が低く、耐圧が高い半導体装置及びその製造方法を提供できる。請求項3,5に記載の発明によれば、請求項1に記載の発明の30効果に加え、トレンチの側部と底部で厚さが大きく異なる熱酸化膜を形成することができる。

【0053】請求項4、6に記載の発明によれば、請求項2に記載の発明の効果に加え、トレンチの側部と底部で厚さが大きく異なる熱酸化膜を形成することができる。

【図面の簡単な説明】

【図1】実施例の半導体装置の断面図。

【図2】実施例の半導体装置の製造工程を説明するため の断面図。

【図3】実施例の半導体装置の製造工程を説明するため*

*の断面図。

【図4】実施例の半導体装置の製造工程を説明するための断面図。

12

【図5】実施例の半導体装置の製造工程を説明するため の断面図。

【図6】実施例の半導体装置の製造工程を説明するため の断面図。

【図7】応用例の半導体装置の断面図。

【図8】応用例の半導体装置の断面図。

【図9】応用例の半導体装置の断面図。

【図10】側面形成角度に対する酸化膜の膜厚を測定した結果を示すグラフ。

【図11】測定条件を説明するための説明図。

【図12】従来の半導体装置の断面図。

【図13】従来の半導体装置の製造工程を説明するための断面図。

【図14】従来の半導体装置の製造工程を説明するための断面図。

【図15】従来の半導体装置の製造工程を説明するため の断面図。

【図16】従来の半導体装置の製造工程を説明するため の断面図。

【図17】従来の半導体装置の製造工程を説明するための断面図。

【図18】従来の半導体装置の製造工程を説明するための断面図。

【図19】従来の半導体装置の製造工程を説明するため の断面図。


【図20】従来の半導体装置の製造工程を説明するための断面図。

【図21】従来の半導体装置の製造工程を説明するため の断面図。


【符号の説明】

1…低抵抗層としてのn・型単結晶SiC基板、2…高抵抗層としてのn型エピタキシャル層、3…半導体層としてのp型エピタキシャル層、5…半導体領域としてのn・ソース領域、6…トレンチ、6a…側面(側部)、6b…底面(底部)、7…ゲート熱酸化膜、8…ゲート電極層、10…第1の電極層としてのソース電極層、11…第2の電極層としてのドレイン電極層、14…半導体基板


【図2】




【図13】









【図4】




【図6】




【図8】




【図3】




【図5】




【図7.】





【図9】





[図14]

















【図16】









[図19]

[図20]



【図21】



フロントページの続き

(72)発明者 戸倉 規仁

愛知県刈谷市昭和町1丁目1番地 日本電

装 株式会社内

(72)発明者 宮嶋 健

愛知県刈谷市昭和町1丁目1番地 日本電

装 株式会社内

(72)発明者 夫馬 弘雄

愛知県愛知郡長久手町大字長湫字橫道41番

地の1株式会社豊田中央研究所内

(72)発明者 加納 浩之

愛知県愛知郡長久手町大字長湫字横道41番

地の1株式会社豊田中央研究所内